中国科学技术大学物理系微电子 业 二、现代MOS器件的一必物理致应 短沟道效应 SCE 微小尺寸效应，狭义的定义， 是指随沟道 缩短，阈值电压减小(n沟)或增大(p沟) 的效应(VT roll off) V roll off现象包括VDs很低时测定VT随Lg 变化和VDs很高时VT随Lg的变化。 Principle of Semiconductor Devices 2022/12/25 11
中国科学技术大学物理系微电子专业 2022/12/25 Sunday 11 二、现代MOS器件的一些物理效应 • 短沟道效应 （SCE） 微小尺寸效应，狭义的定义，是指随沟道 缩短，阈值电压减小（n沟）或增大（p沟） 的效应（VT roll off）。 VT roll off现象包括VDS很低时测定VT随Lg 变化和VDS很高时VT随Lg的变化。 Principle of Semiconductor Devices
中国科学技术大学物理系微电子考业 DIBL效应与器件穿通 DIBL即漏电压感应源势垒下降效应，是器件二 维效应与强电场效应结合的结果。当漏结加较大 的电压时，结电场向源区发展，因为沟道很窄 使漏结电场与源结相耦合，当Vs高到一定程度， 漏的结电场就会影响源pn结的势垒，使之降低， 这便是DIBL效应。一个明显结果是使V降低， 因为源势垒下降，就可用较低栅压使器件开启 。 因为在一定的VDs下，Lg越小DIBL导致的越大， 因此DIBL也产生Vr roll off,而且Vps越高，VT roll off?效应越显著。同时DIBL效应会影响 MOSFET的亚阈区特性，包括使S和Iof退化。因 此在深亚微米与亚0.1微米的设计中要避免或抑制 DIBL效应 Principle of Semiconductor Devices 2022/12/25 12
中国科学技术大学物理系微电子专业 2022/12/25 Sunday 12 • DIBL效应与器件穿通 DIBL即漏电压感应源势垒下降效应，是器件二 维效应与强电场效应结合的结果。当漏结加较大 的电压时，结电场向源区发展，因为沟道很窄， 使漏结电场与源结相耦合，当VDS高到一定程度， 漏的结电场就会影响源pn结的势垒，使之降低， 这便是DIBL效应。一个明显结果是使VT降低， 因为源势垒下降，就可用较低栅压使器件开启。 因为在一定的VDS下，Lg越小DIBL导致的越大， 因此DIBL也产生VT roll off，而且VDS越高，VT roll off效应越显著。同时DIBL效应会影响 MOSFET的亚阈区特性，包括使S和Ioff退化。因 此在深亚微米与亚0.1微米的设计中要避免或抑制 DIBL效应。 Principle of Semiconductor Devices
中国科学技术大学物理系微电子专业 热载流子注入(Injection of Hot Carrier) 热载流子退化 在短沟道下，如果电压较大，横向（沟道方向） 和纵向（垂直沟道方向）的电场强度会大大增强 在强电场作用下，载流子能量大大提高，使其平 均能量远大于kT,或等效载流子温度Te超过环境 (晶格)温度T,这时载流子称为热载流子。 热载流子效应 热载流子注入引起MOSFET器件性能退化的效应 Principle of Semiconductor Devices 2022/12/25 13
中国科学技术大学物理系微电子专业 2022/12/25 Sunday 13 热载流子注入（Injection of Hot Carrier） • 热载流子退化 在短沟道下，如果电压较大，横向（沟道方向） 和纵向（垂直沟道方向）的电场强度会大大增强。 在强电场作用下，载流子能量大大提高，使其平 均能量远大于kT，或等效载流子温度Te超过环境 （晶格）温度T，这时载流子称为热载流子。 热载流子效应 热载流子注入引起MOSFET器件性能退化的效应 Principle of Semiconductor Devices
中国科学技术大学物理系微电子考业 幸运电子(Lucky-electron)模型 在Si中距离Si-SiO,界面距离为d处导带电子发射进入 SiO,的概率可表示为：P(d)=Aexp(-d/2) 其中，为热电子能量损失的有效平均自由程 发射相关的有效势垒为：qV(d=中o-△p-o心 镜像力感应的势垒降低 有效平均自由程的温度 依赖关系可表示为： (T)=tanh(Eg/2kT) Principle of Semiconductor Devices 2022/12/25 14
中国科学技术大学物理系微电子专业 2022/12/25 Sunday 14 Principle of Semiconductor Devices
中国科学技术大学物理系微电子考业 栅感应漏极漏电(GDL) 当增强型器件处于关态 (Vcs=0)时，在漏与栅交叠处的 栅氧化层中存在很强的电场(>3×10V/cm),对于N型 MOSFET,此电场方向由漏指向栅，漏极半导体内部电势 远高于界面处电势，即在漏极（交叠部分）靠近界面区的 能带发生强烈的向上弯曲，乃至表面反型为型。因为杂 质浓度大，该反型层下的耗尽区极窄，使之导带电子可以 直接隧道穿透到反型层的价带区，与衬底流过来的空穴复 合。因此，电子由漏极流入，空穴由衬底流入，形成了漏 结的漏电流，这就是GIDL。 GDL效应和漏区上的栅SO,层质量密切相关，因此它随 工艺条件而改变。GDL是关态电流Iof的主要组成，必须 被限制在额定Ioff值之内，这也是栅氧化层厚度下限的 个根源。实验证明，对于优质的栅SiO2层，厚度到1.5nm 仍将是安全的。 Principle of Semiconductor Devices 2022/12/25 15
中国科学技术大学物理系微电子专业 2022/12/25 Sunday 15 • 栅感应漏极漏电（GIDL） 当增强型器件处于关态（VGS=0）时，在漏与栅交叠处的 栅氧化层中存在很强的电场（>3×106V/cm），对于N型 MOSFET，此电场方向由漏指向栅，漏极半导体内部电势 远高于界面处电势，即在漏极（交叠部分）靠近界面区的 能带发生强烈的向上弯曲，乃至表面反型为p型。因为杂 质浓度大，该反型层下的耗尽区极窄，使之导带电子可以 直接隧道穿透到反型层的价带区，与衬底流过来的空穴复 合。因此，电子由漏极流入，空穴由衬底流入，形成了漏 结的漏电流，这就是GIDL。 GIDL效应和漏区上的栅SiO2层质量密切相关，因此它随 工艺条件而改变。GIDL是关态电流Ioff的主要组成，必须 被限制在额定Ioff值之内，这也是栅氧化层厚度下限的一 个根源。实验证明，对于优质的栅SiO2层，厚度到1.5nm 仍将是安全的。 Principle of Semiconductor Devices