第六讲数字系统级设计原则与设计实例 西安邮电学院通信工程系 第六讲数字系统设计原则与设计实例 冬硬件原则 。面积和速度的平衡与互换原则 冬同步设计原则 同步系统时钟与复位规划 冬自顶向下设计原则 设计实例 本讲要点与实验要求
第六讲 数字系统级设计原则与设计实例 西安邮电学院通信工程系 第六讲 数字系统设计原则与设计实例 ❖ 硬件原则 ❖ 面积和速度的平衡与互换原则 ❖ 同步设计原则 ❖ 同步系统时钟与复位规划 ❖ 自顶向下设计原则 ❖ 设计实例 ❖ 本讲要点与实验要求
第六讲数字系统级设计原则与设计实例 西安邮电学院通信工程系 硬件原则 硬件原则主要是针对DL设计代码编写而言，特别是具有软件编程 经验的初学者，片面追求代码的简短、整洁，如大量使用or循环， 而对HDL描述要实现的电路不胜了解。HDL仿真代码不受硬件原则 约束。硬件原则主要是指： 硬件描述语言(HDL),如verilog,本质上是硬件的抽象描述。 HDL描述的最终目标是生成芯片内部的实际电路。 HDL描述与软件语言，如C语言，有本质的区别。因C语言编译后， 基本上是在设计好的硬件电路(CPU)中按顺序运行的，而HDL描 述的是硬件电路本身。 评价一个HDL描述的质量，主要看该HDL是否能够与综合工具配合， 按设计者的构想合理地生成硬件电路
第六讲 数字系统级设计原则与设计实例 西安邮电学院通信工程系 硬件原则 ❖ 硬件原则主要是针对HDL设计代码编写而言，特别是具有软件编程 经验的初学者，片面追求代码的简短、整洁，如大量使用for循环， 而对HDL描述要实现的电路不胜了解。HDL仿真代码不受硬件原则 约束。硬件原则主要是指： ▪ 硬件描述语言（HDL），如verilog，本质上是硬件的抽象描述。 ▪ HDL描述的最终目标是生成芯片内部的实际电路。 ▪ HDL描述与软件语言，如C语言，有本质的区别。因C语言编译后， 基本上是在设计好的硬件电路（CPU）中按顺序运行的，而HDL描 述的是硬件电路本身。 ▪ 评价一个HDL描述的质量，主要看该HDL是否能够与综合工具配合， 按设计者的构想合理地生成硬件电路
第六讲数字系统级设计原则与设计实例 西安邮电学院通信工程系 硬件原则 冬按硬件原则，DL的正确编写方法是： 设计者要对所设计的硬件电路功能十分清楚。 合理安排电路的数据流和控制逻辑，构思RTL级电路体系结构。 ■ 掌握综合工具要求和性能。 用适当的、综合工具能理解的HDL语言描述出来。 冬目前纯行为级的综合还不成熟，RTL级综合仍是主流。 在目前主流综合工具中，部分行为描述语句可以综合，如c<=a*b 的乘法语句，quartus22内嵌综合工具会综合成LPM乘法宏模块。 冬那些行为描述可以综合，决定于具体的综合工具，可参考综合工 具的使用手册
第六讲 数字系统级设计原则与设计实例 西安邮电学院通信工程系 硬件原则 ❖ 按硬件原则，HDL的正确编写方法是： ▪ 设计者要对所设计的硬件电路功能十分清楚。 ▪ 合理安排电路的数据流和控制逻辑，构思RTL级电路体系结构。 ▪ 掌握综合工具要求和性能。 ▪ 用适当的、综合工具能理解的HDL语言描述出来。 ❖ 目前纯行为级的综合还不成熟，RTL级综合仍是主流。 ❖ 在目前主流综合工具中，部分行为描述语句可以综合，如c<=a*b 的乘法语句，quartus2内嵌综合工具会综合成LPM乘法宏模块。 ❖ 那些行为描述可以综合，决定于具体的综合工具，可参考综合工 具的使用手册
第六讲数字系统级设计原则与设计实例 西安邮电学院通信工程系 面积和速度的平衡与互换原则 ,面积是指一个设计消耗的逻辑资源数量，对FPGA可以用触发器和组合逻 辑单元来度量。速度指设计在芯片上稳定运行时能够达到的最高频率。 必 面积和速度是一对矛盾的需求。要求一个设计同时具有设计面积最小， 运行速度最高是不现实的。 冬平衡的设计目标是：在满足设计工作速度要求的前提下，占用最小的芯 片面积：或芯片面积一定的情况下，使设计的工作速度最高。对应的综 合工具有相关的综合策略，如面积优先、速度优先或平衡方式。 文 面积和速度的互换是IC设计的重要思想。如果一个设计时序余量较大， 即工作速度远高于设计要求，就可以考虑采用串行方式复用部分逻辑， 用速度换面积：反之工作速度不够时，可采用并行处理提高工作速度， 即用面积换速度。 。当面积和速度设计要求不能同时满足时，采用速度优先原则
第六讲 数字系统级设计原则与设计实例 西安邮电学院通信工程系 面积和速度的平衡与互换原则 ❖ 面积是指一个设计消耗的逻辑资源数量，对FPGA可以用触发器和组合逻 辑单元来度量。速度指设计在芯片上稳定运行时能够达到的最高频率。 ❖ 面积和速度是一对矛盾的需求。要求一个设计同时具有设计面积最小， 运行速度最高是不现实的。 ❖ 平衡的设计目标是：在满足设计工作速度要求的前提下，占用最小的芯 片面积；或芯片面积一定的情况下，使设计的工作速度最高。对应的综 合工具有相关的综合策略，如面积优先、速度优先或平衡方式。 ❖ 面积和速度的互换是IC设计的重要思想。如果一个设计时序余量较大， 即工作速度远高于设计要求，就可以考虑采用串行方式复用部分逻辑， 用速度换面积；反之工作速度不够时，可采用并行处理提高工作速度， 即用面积换速度。 ❖ 当面积和速度设计要求不能同时满足时，采用速度优先原则
第六讲数字系统级设计原则与设计实例 西安邮电学院通信工程系 同步设计原则 。异步设计与同步设计的比较： 异步电路 同步电路 电路核心用组合逻辑、锁存器实现，无 电路核心用触发器或组合逻辑加触发器 统一时钟驱动的触发器。 实现，且所有触发器由统一时钟驱动。 异步电最大问题是容易产生毛刺，且 同步电路中组合逻辑也产生毛刺，但触 电路对毛刺十分敏感。 发器在建立保持窗外对毛刺不敏感。 目前设计验证工具，如静态时序分析、 便于用静态时序分析、动态时序仿真等 动态时序仿真，都难于验证设计时序。 工具验证设计时序。 设计实现对工艺差异敏感，不利于设计 设计对工艺差异不敏感，便于移植到不 移植。 同工艺
第六讲 数字系统级设计原则与设计实例 西安邮电学院通信工程系 同步设计原则 ❖ 异步设计与同步设计的比较： 异步电路 同步电路 电路核心用组合逻辑、锁存器实现，无 统一时钟驱动的触发器。 电路核心用触发器或组合逻辑加触发器 实现，且所有触发器由统一时钟驱动。 异步电路最大问题是容易产生毛刺，且 电路对毛刺十分敏感。 同步电路中组合逻辑也产生毛刺，但触 发器在建立保持窗外对毛刺不敏感。 目前设计验证工具，如静态时序分析、 动态时序仿真，都难于验证设计时序。 便于用静态时序分析、动态时序仿真等 工具验证设计时序。 设计实现对工艺差异敏感，不利于设计 移植。 设计对工艺差异不敏感，便于移植到不 同工艺