第二节半导体存储器 工艺/双极型∫TL型 >速度很快、功耗大、 ECL型容量小 PMOS M0S型 电路结构NMs> 功耗小、容量大 CMOS (静态M0S除外) 工作方式{静态MS 静态存储器SRAM(双极型、静态M0S型) 存储信 依靠双稳态电路内部交叉反馈的机 息原理制存储信息。功耗较大速度快,作 Cache 动态存储器DRAM(动态M0S型 依靠电容存储电荷的原理存储信息。 功耗较小,容量大,速度较快,作主存
第二节 半导体存储器 工艺 双极型 MOS型 TTL型 ECL型 速度很快、功耗大、 容量小 电路结构 PMOS NMOS CMOS 功耗小、容量大 工作方式 静态MOS 动态MOS 存储信 息原理 静态存储器SRAM 动态存储器DRAM （双极型、静态MOS型）： 依靠双稳态电路内部交叉反馈的机 制存储信息。 （动态MOS型）： 依靠电容存储电荷的原理存储信息。 功耗较大,速度快,作Cache。 功耗较小,容量大,速度较快,作主存。 （静态MOS除外）
5.2:1静态M0s存储单元与存储芯片 1.六管单元 Vcc (1)组成 T3 T4 T1、T3:M0s反相器LT5 T6 T2、T4:Mos反相器 T1 T2 触发器 T5、T6:控制门管 z:字线,选择存储单元 W、W:位线,完成读/写操作 (2)定义 “0”:∏导通,T2截止; “1”:T1截止,T2导通
5.2.1 静态MOS存储单元与存储芯片 1.六管单元 （1）组成 T1、T3：MOS反相器 Vcc 触发器 T3 T1 T4 T2 T2、T4：MOS反相器 T5 T6 T5、T6：控制门管 Z Z：字线，选择存储单元 位线，完成读/写操作 W W W、 W： （2）定义 “0”：T1导通，T2截止； “1”：T1截止，T2导通
(3)工作 Vcc z:加高电平,T5、T6 导通,选中该单元。 T3 T4 T5 T6 写入:在W、W上分别加 高、低电平,写1/0 读出:根据W、W上有无 电流,读1/0。 (4)保持 z:加低电平,T5、T6截止,该单元未选中,保持原状态。 只要电源正常,保证向导通管提供电流,便能维持一管导 通,另一管截止的状态不变,∴称静态。 静态单元是非破坏性读出,读出后不需重写 2存储芯片 例.SRAM芯片2114(1K×4位) (1)外特性
（3）工作 Z：加高电平，T5、T6 高、低电平，写1/0。 （4）保持 只要电源正常，保证向导通管提供电流，便能维持一管导 通，另一管截止的状态不变，∴称静态。 Vcc T3 T1 T4 T2 T5 T6 Z W W 导通，选中该单元。 写入：在W、W上分别加 读出：根据W、W上有无 电流，读1/0。 Z：加低电平，T5、T6截止，该单元未选中，保持原状态。 2.存储芯片 例.SRAM芯片2114（1K×4位） （1）外特性 静态单元是非破坏性读出，读出后不需重写
VCc A7 A8 A9 DO D1 D2 D3 WE 18 10 2114(1K×4) A6 A5 A4 A3 AO A1 A2 CS GND 地址端:A9~A0(入) 数据端:D3~D0(入/出) 控制端:「片选s∫=0选中芯片 未选中芯片 写使能W{=0写 电源、地 1读 (2)内部寻址逻辑 寻址空间1K,存储矩阵分为4个位平面,每面1K×1位
地址端： （2）内部寻址逻辑 2114（1K×4） 1 9 18 10 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～A0（入） 数据端： D3～D0（入/出） 控制端： 片选CS = 0 选中芯片 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源、地 寻址空间1K，存储矩阵分为4个位平面，每面1K×1位
每面矩阵排成64行×16列。 6 X064×1664×1664×1664×16 位彐行 译 1K 1K 地彐码 X63 址 Y15 列译码 4位列地址 Xi 两级 级:地址译码, 译码选择字线、位线。 二级:一根字线和 ·,· 组位线交叉, 读/写线路 选择一位单元。 Yi
X0 每面矩阵排成64行×16列。 行 译 码 6 位 行 地 址 X63 列译码 Y0 Y15 Xi 读/写线路 Yi W W W W 两级 译码 一级：地址译码， 选择字线、位线。 二级：一根字线和 一组位线交叉， 选择一位单元。 4位列地址 64×16 64×16 64×16 64×16 1K 1K 1K 1K