第5章触发器 第5章触发器 5,1基本RS触发器 5.,2时钟控制的触发器 53集成触发器 5.4触发器的逻辑符号及时序图 BACK
第5章 触发器 第5章 触发器 5.1 基本RS触发器 5.2 时钟控制的触发器 5.3 集成触发器 5.4 触发器的逻辑符号及时序图
第5章触发器 5基本RS触发器 511电路结构和工作原理 &R (b) 图5-1基本RS触发器
第5章 触发器 5.1 基本RS触发器 5.1.1 电路结构和工作原理 图 5 – 1 基本RS触发器 (a) & & RD S D Q Q Q S Q D RD (b)
第5章触发器 基本RS触发器是构成各种功能触发器的基本单元,所 以称为基本触发器。它可以用两个与非门或两个或非门交 叉耦合构成。图5-1(a)是用两个与非门构成的基本RS触发 器,它有两个互补输出端Q和Q,一般用Q端的逻辑值来表 示触发器的状态。Q=1,⑨=0时,称触发器处于1状态; Q=0,Q=1时,称触发器处于0状态。RD、S为触发器的两 个输入端(或称激励端)。当输入信号Rυ、Sυ不变化(即 RDSD=1)时,该触发器必定处于Q=1或Q=0的某一状态保 持不变,所以它是具有两个稳定状态的双稳态触发器
第5章 触发器 基本RS触发器是构成各种功能触发器的基本单元，所 以称为基本触发器。它可以用两个与非门或两个或非门交 叉耦合构成。图5 - 1(a)是用两个与非门构成的基本RS触发 器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表 示触发器的状态。Q=1，Q =0时，称触发器处于1状态； Q=0, Q=1时，称触发器处于0状态。RD、SD为触发器的两 个输入端(或称激励端)。当输入信号RD、SD不变化(即 RDSD =11)时，该触发器必定处于Q=1或Q=0的某一状态保 持不变，所以它是具有两个稳定状态的双稳态触发器
第5章触发器 当输入信号变化时,触发器可以从一个稳定状态转换到另 个稳定状态。我们把输入信号作用前的触发器状态称为现在 状态(简称现态),用和∝(或Q、⑨表示,把在输入信号作用 后触发器所进入的状态称为下一状态(简称次态),用Q+1和Qn+1 表示。因此根据图5-1(a)电路中的与非逻辑关系,可以得出以 下结果 ①当R=0,SD2=1时,无论触发器原来处于什么状态,其 次态一定为0,即Q+1=0,=1,称触发器处于置0(复位)状态。 ②当RD=1,SD=0时,无论触发器原来处于什么状态,其次 态一定为1,即Q+=1,Qm=0,称触发器处于置1(置位态
第5章 触发器 当输入信号变化时，触发器可以从一个稳定状态转换到另 一个稳定状态。我们把输入信号作用前的触发器状态称为现在 状态(简称现态)，用Qn和Qn (或Q、Q)表示，把在输入信号作用 后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1 表示。 因此根据图5 - 1(a)电路中的与非逻辑关系，可以得出以 下结果： ① 当RD =0，SD =1时，无论触发器原来处于什么状态， 其 次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。 ② 当RD =1，SD =0时，无论触发器原来处于什么状态，其次 态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态
第5章触发器 ③当RD-=1,SD=1时,触发器状态不变,即Q+1=Q, Q+=g,称触发器处于保持(记忆)状态 ④当RD=0,SD=0时,两个与非门输出均为1(高电平), 此时破坏了触发器的互补输出关系,而且当Rυ、SD同时从0 变化为1时,由于门的延迟时间不一致,使触发器的次态不 确定,即ρ艹=,这种情况是不允许的。因此规定输入信 号RD、S不能同时为0,它们应遵循RD+SD=1的约束条 件
第5章 触发器 ③ 当RD =1，SD =1时，触发器状态不变，即Qn+1=Qn ， Qn+1=Qn ，称触发器处于保持(记忆)状态。 ④ 当RD =0，SD =0时，两个与非门输出均为1(高电平)， 此时破坏了触发器的互补输出关系，而且当RD、SD同时从0 变化为1时，由于门的延迟时间不一致，使触发器的次态不 确定，即Qn+1=Ø，这种情况是不允许的。因此规定输入信 号RD、SD不能同时为0，它们应遵循RD+SD =1的约束条 件