第γ章常用集成时序逻辑器件及应用 第7章常用集成时序逻辑器件及应用 7,1集成计数器 7,2集成寄存器和移位寄存器 73序列信号发生器 74以MS为核心的同步时序电路的分析与设让 BACK
第7章 常用集成时序逻辑器件及应用 第7章 常用集成时序逻辑器件及应用 7.1 集成计数器 7.2 集成寄存器和移位寄存器 7.3 序列信号发生器 7.4 以MSI为核心的同步时序电路的分析与设计
第γ章常用集成时序逻辑器件及应用 71集成计数器 集成计数器具有功能较完善、通用性强、功耗低、 工作速率高且可以自扩展等许多优点,因而得到广泛应 用。目前由TTL和CMOS电路构成的MSI计数器都有许 多品种,表7-1列出了几种常用TTL型MSI计数器的型 号及工作特点
第7章 常用集成时序逻辑器件及应用 7.1 集 成 计 数 器 集成计数器具有功能较完善、通用性强、功耗低、 工作速率高且可以自扩展等许多优点，因而得到广泛应 用。 目前由TTL和CMOS电路构成的MSI计数器都有许 多品种， 表 7-1 列出了几种常用TTL型MSI计数器的型 号及工作特点
第γ章常用集成时序逻辑器件及应用 表7-1常用TTL型MSI计数器 类型 名称 型号 预置 清0 工作频率 H 二一五一十 74LS90异步置9高异步高 32 74LS290异步置9高异步高 异步计数器 进制计数器 74LS196异步低 异步低 二一八一十六 74LS293 无 异步高 32 进制计数器 74LS197 异步低 异步低 30 双四位二进制计数器 74LS393 无 异步高 35 十进制计数器 74LS160 同步低异步低 74LS162 同步低 同步低 25 十进制加/减计数器 74LS190异步低 无 74LS168 同步低 无 25 同步计数器 步十进制加/减计数器(双时钟)74LS192 异步低 异步高 25 四位二进制计数器 74LS161 同步低异步低 74LS163 同步低 同步低 25 四位二进制加/减计数器 74LS169 同步低 无 74LS191异步低 无 20 四位二进制加/减计数器 (双时钟) 74LS193 异步低 异步高 25
第7章 常用集成时序逻辑器件及应用 表 7-1 常用TTL型MSI计数器
第γ章常用集成时序逻辑器件及应用 711常用集成计数器功能分析 1.异步集成计数器74LS90 74LS90是二-五-十进制异步计数器,其内部逻辑电路 及传统逻辑符号分别如图7-1(a)、(b)所示。它包含两个独立 的下降沿触发的计数器,即模2(二进制)和模5(五进制)计数 器;异步清0端Ro1、R2和异步置9端S。、S2均为高电平有效, 图7-1(c)为74LS90的简化结构框图。采用这种结构可以增加 使用的灵活性。74LS196、74LS293等异步计数器多采用这 种结构
第7章 常用集成时序逻辑器件及应用 7.1.1 常用集成计数器功能分析 1. 异步集成计数器74LS90 74LS90是二—五—十进制异步计数器，其内部逻辑电路 及传统逻辑符号分别如图7-1(a)、 (b)所示。它包含两个独立 的下降沿触发的计数器，即模2(二进制)和模5(五进制)计数 器； 异步清0端R01、R02和异步置9端S91、S92均为高电平有效， 图 7-1(c)为74LS90的简化结构框图。采用这种结构可以增加 使用的灵活性。74LS196、74LS293等异步计数器多采用这 种结构
第γ章常用集成时序逻辑器件及应用 Q CP 的 74LS90 求CP2 FF S。1S2Ro1R0 FBg CP DCI 1R CP R M=2 M=5 RoI Ro 图7-174LS9O计数器 (a)逻辑图;(b)传统逻辑符号;(c)结构框图
第7章 常用集成时序逻辑器件及应用 图 7-1 74LS90 (a) 逻辑图； (b) 传统逻辑符号； (c) 结构框图 S 1J C1 1K R S 1J C1 1K R 1J C1 1K ≥1 R 1J C1 1K ≥1 R & F FA F FB F FC QA QB QC & R0 1 R0 2 C P2 C P1 & S 9 2 S 9 1 QD QA QB QC QD C P1 C P2 S 9 1 S 9 2 R0 1 R0 2 (a) (b) 74LS90 M= 2 M= 5 QA QB QC QD S9 1 S9 2 R0 1 R0 2 C P1 C P2 (c) F FD