第21章 门电路和组合逻辑电路 (1-1)
（1-1） 第21章 门电路和组合逻辑电路
21.5M0S门电路 21.5.1NMos门电路 负载线 1NMOS反相器 5199 CC R u=“0” DS L=“0 1” (1-2)
（1-2） 21.5.1 NMOS门电路 0 UDS ID 负载线 ui=“1” ui=“0” uo=“0” uo=“1” ui uo UCC R D S 21.5 MOS门电路 1.NMOS反相器
2.NMOS非门 +UDD ①为驱动管,T2为负 载管,8n1>>gm2 (1)当输入A为高电平时, 11导通,T2也导通。因为 Ygn>>hm,所以两管的 A 导通电阻ls1<<2, 毓出为低电平。 (2)当输入A为低电平0V时,们1截止,T2导通, 即输出为高电平。 (1-3)
（1-3） A T2 +UDD Y T1 （1）当输入A为高电平时， T1导通，T2也导通。因为 gm1＞＞gm2，所以两管的 导通电阻RDS1＜＜RDS2， 输出为低电平。 2. NMOS非门 T1为驱动管，T2为负 载管,gm1＞＞gm2 （2）当输入A为低电平0V时，T1截止，T2导通 ， 即输出为高电平
3.NMOS与门 T1,T2为驱动管,T3为负 +UD载管,g,gm>>gn T3(1)当输入A,B为高电平 Y时,T1,T2号通,输出为 低电平。 B (2)当输入A或B为低电平 时,毓出为高电平。 A T
（1-4） 3. NMOS与非门 A T3 +UDD Y T1 T2 B T1 ,T2为驱动管，T3为负 载管,gm1, gm2 ＞＞gm3 （1）当输入A,B为高电平 时，T1 , T2导通，输出为 低电平。 （2）当输入A或B为低电平 时,输出为高电平
21.5.2M0s门电路 ①为驱动管,T2为负 1.CMOS非门 +U CC 敢菅,gm>>gm2 PMOS管 F CMOS电路 NMOS管 (1-5)
（1-5） 21.5.2 CMOS门电路 NMOS管 PMOS管 CMOS电路 1. CMOS非门 +UCC S T2 D T1 A F G G S D T1为驱动管，T2为负 载管,gm1＞＞gm2