第8章C55x的片上外设 ■81时钟发生器 (SPRU317K) 8.2通用定时器 (SPRU595C) ■8.3通用I/0口(GPI0)[DSP各型号手册(5509A:SPRS205K)] ■8.4外部存储器接口(EMIF)(SPRU670A,SPRU590) ■8.5多通道缓冲串口(McBSP)(SPRU592E) ■8.6模数转换器(ADC)(SPRU586B) ■8.7看门狗定时器(Watchdog)(SPRU595C) ■8.8I2C模块(SPRU146D) 8.9片上支持库(CSL)(SPRU433A(J) 参考手册：TMS320C55 x DSP Peripherals Overview User's Guide (SPRU317K) 4
第8章 C55x的片上外设 ◼8.1时钟发生器 (SPRU317K) ◼8.2通用定时器 (SPRU595C) ◼8.3通用I/O口(GPIO)[DSP各型号手册(5509A:SPRS205K)] ◼8.4外部存储器接口(EMIF) (SPRU670A, SPRU590) ◼8.5多通道缓冲串口(McBSP) (SPRU592E) ◼8.6模数转换器(ADC) (SPRU586B) ◼8.7看门狗定时器(Watchdog) (SPRU595C) ◼8.8I2C模块 (SPRU146D) ◼8.9片上支持库(CSL) (SPRU433A(J)) 4 参考手册: TMS320C55x DSP Peripherals Overview User's Guide (SPRU317K)
8.1时钟发生器 ■8.1.1时钟发生器概况 ■8.1.2时钟工作模式 ■8.1.3CLK0UT输出 ■8.1.4使用要点 参考手册：TMS320C55 x DSP Peripherals Overview User's Guide (SPRU317K) 5
8.1 时钟发生器 ◼ 8.1.1 时钟发生器概况 ◼ 8.1.2 时钟工作模式 ◼ 8.1.3 CLKOUT输出 ◼ 8.1.4 使用要点 5 参考手册: TMS320C55x DSP Peripherals Overview User's Guide (SPRU317K)
8.1.1时钟发生器概况 ●作用：从CLKIN引脚接收输入时钟信号，将其变换为CPU及 其外设所需要的工作时钟，经分频后在引脚CLKOUT输出。 芯片引脚：CLKOUT CLKDIV(系统寄存器 X2/CLKIN,X1 SYSR的0~2位) CLKIN DSP时钟发生器 CPU时钟 CLKOUT 时钟发生器内有一个数字锁相环 工作时钟经过分频通 (DPLL:Digital Phase-Lock Loop) 过引脚CLKOUT输出， 和一个时钟模式寄存器(CLKMD) 可供其他器件使用 (三种工作模式) CPU、外设、 其他器件 SYSR D15~D3 D2 D1 DO Reserved CLKDIV 6
8.1.1 时钟发生器概况 DSP时钟发生器 ÷ CLKDIV CPU时钟 CPU、外设、 其他器件 CLKIN CLKOUT ⚫作用: 从CLKIN引脚接收输入时钟信号, 将其变换为CPU及 其外设所需要的工作时钟, 经分频后在引脚CLKOUT输出。 工作时钟经过分频通 过引脚CLKOUT输出， 可供其他器件使用 时钟发生器内有一个数字锁相环 (DPLL:Digital Phase-Lock Loop) 和一个时钟模式寄存器(CLKMD) （三种工作模式） 6 (系统寄存器 SYSR的0~2位) D15~D3 D2 D1 D0 Reserved CLKDIV SYSR 芯片引脚:CLKOUT X2/CLKIN, X1
8.1.2时钟工作模式 时钟发生器有三种工作模式： ◆ 旁路模式(BYPASS) PLL ENABLE=0 锁定模式LOCK) PLL ENABLE=1 ◆Idle模式：省电模式，时钟输出关闭 时钟模式寄存器(CLKMD)中的PLLENABLE(CLKMD.4) 位控制旁路模式和锁定模式 可通过置位ICR的CLKGENI位(CLKGEN=1)来控制 CLKGEN Idle模块，使时钟发生器工作在Idle模式。 Idle Configuration Register (ICR) Idle Status Register_(ISTR) 15-6 5 L 3 2 Reserved EMIFIS CLKGENIS PERIS CACHEIS DMAIS CPUIS 执行IDLE指令后，ICR的值复制到STR中，控制相应空闲域模块执行动作。 PERI(S):Timers,serial ports McBSP,ADC and other peripherals
8.1.2 时钟工作模式 ⚫时钟发生器有三种工作模式: ◆ 旁路模式(BYPASS) ◆ 锁定模式(LOCK) ◆ Idle模式: 省电模式, 时钟输出关闭 ⚫时钟模式寄存器(CLKMD)中的PLL ENABLE(CLKMD. 4) 位控制旁路模式和锁定模式 ⚫可通过置位ICR的CLKGENI位 (CLKGENI=1) 来控制 CLKGEN Idle模块, 使时钟发生器工作在Idle模式。 7 Idle Configuration Register (ICR) PLL ENABLE=0 PLL ENABLE=1 Idle Status Register (ISTR) S S S S S S 执行IDLE指令后,ICR的值复制到ISTR中, 并控制相应空闲域模块执行动作。 PERI(S):Timers, serial ports McBSP, ADC and other peripherals
1.旁路模式(BYPASS) (CLKMD.4) 若PLL ENABLE=O,PLL工作于旁路模式，锁相环PLL 不工作，输出CPU时钟频率对输入时钟信号进行分频。 ●分频值由BYPASS DIV(位于CLKMD.2-3)确定： ◆如果BYPASSDIV=O0, 输出CPU时钟信号的频率 与输入信号的频率相同，即1分频 ◆如果BYPASSDIV=01,名 输出CPU时钟信号的频率 是输入信号的12，即2分频 ◆如果BYPASSDIV=1x,输出CPU时钟信号的频率 是输入信号的1/4，即4分频 8
1．旁路模式（BYPASS） ⚫若PLL ENABLE=0, PLL工作于旁路模式, 锁相环PLL 不工作, 输出CPU时钟频率对输入时钟信号进行分频。 ⚫分频值由BYPASS DIV (位于CLKMD.2-3)确定： ◆ 如果BYPASSDIV=00，输出CPU时钟信号的频率 与输入信号的频率相同，即1分频 ◆ 如果BYPASSDIV=01，输出CPU时钟信号的频率 是输入信号的1/2，即2分频 ◆ 如果BYPASSDIV=1x，输出CPU时钟信号的频率 是输入信号的1/4，即4分频 8 DSP时钟发生器 ÷ CLKDIV CPU时钟 CPU、外设、 其他器件 CLKIN CLKOUT (CLKMD. 4)