第6章VHDL程序设计 EDA技术与应用>课程讲义 肥工业大学彭良清 上一章 下一章
第6章 VHDL程序设计 <EDA技术与应用> 课程讲义 合肥工业大学 彭良清 上一章 下一章
上一章内容回顾 1.先看一个HDL代码的例子 2.简单代码结构:端口定义和电路逻辑表达 3.代码文件命名 4.进程( PROCESS) 5.VHDL代码中的:Port, Siganl, Variable 6.学会简单VHDL设计的三板斧 7.VHDL与C代码中的函数的区别? 8.操作符&数据类型&赋值语句 9.逻辑分支语句:F;CASE 10.循环语句(LOOP) 11.VHDL代码中的时序逻辑和组合逻辑表达 12.语句的执行时间问题 (顺序语句&并行语句) 13.基本单元电路的ⅥHDL代码 三态门,双向缓冲器,计数器,D触发器,译码器
上一章内容 回顾 1. 先看一个VHDL代码的例子 2. 简单代码结构：端口定义和电路逻辑表达 3. 代码文件命名 4. 进程(PROCESS) 5. VHDL代码中的：Port,Siganl,Variable 6. 学会简单VHDL设计的三板斧 7. VHDL与C 代码中的函数 的区别 ？ 8. 操作符 & 数据类型 & 赋值语句 9. 逻辑分支语句：IF；CASE, 10. 循环语句(LOOP) 11. VHDL代码中的时序逻辑和组合逻辑表达 12. 语句的执行时间问题 （顺序语句 & 并行语句） 13. 基本单元电路的VHDL代码 （三态门，双向缓冲器，计数器，D触发器，译码器……）
本章内容 14.复杂代码设计要领 15.层次化设计与元件语句( component) 16.代码复制( generate定义语句) 17.复杂电路的代码结构 ( function、 procedure、 block、 package) 18.库的使用
本章内容 14. 复杂代码设计要领 15. 层次化设计与元件语句（component ） 16. 代码复制（generate定义语句） 17. 复杂电路的代码结构 (function、procedure、block、package) 18. 库的使用
复杂代码圾计要领 1.合理划分模块 2.使用层次化结构来编码 3.使用同步电路设计 4.对基本元路的ⅥHDL代码应熟练掌握 5.使用FSM(有限状态机)来设计电路 6.使用全局的钟&全局复位信号(如果需 要时钟的话)
复杂代码 设计要领 1. 合理划分 模块 2. 使用 层次化 结构来 编码 3. 使用 同步电路 设计 4. 对 基本单元电路 的VHDL代码应熟练掌握 5. 使用 FSM （有限状态机）来设计电路 6. 使用 全局时钟 & 全局复位 信号（如果需 要时钟的话）
层次化设计与元件语句( component UIA U2A SN74ALSO5A SN74ALSo8 U1A U2A INI X OUTI SN74ALSO5A I SN74ALS08 IN2
层次化设计与元件语句（component ）